RAID卡MTRR的RAID模式write-combining
这篇讲的是CPU中一个常被忽略的硬件优化机制——合并写（write-combining）缓冲区，以及如何通过代码设计来利用它提升性能。 现代CPU为了弥合与主存的速度鸿沟，不仅依赖多级缓存，还内置了数量有限的、大小与缓存行相同的写缓冲区。当写入操作未命中缓存时，数据会暂存于此。如果后续有针对同一缓存行的写入，硬件能将这些数据在缓冲区中合并，等凑够有效数据后再一次性传输到下级缓存，从而极大提升总线效率。 文章通过一段Java代码做了生动对比：一种写法是在单个循环中连续写入6个不同数组的相同内存位置；另一种则是将任务拆分，先用一个循环写入前3个数组，再用另一个循环写入后3个数组。测试结果显示，拆分循环的方式耗时几乎减少了一半（例如从约14秒降至约8秒）。这个反直觉的结果，正是因为它更好地匹配了CPU有限的写缓冲区（例如Intel CPU通常只有4个），确保每次循环写入都在缓冲区容量内，从而有效触发了合并写机制，避免了缓冲区被过早填满而带来的性能惩罚。 文章通过这个具体例子揭示，理解CPU微架构的底层细节，有时能写出表面冗余但实际运行更快的代码。即使做了更多循环迭代，但优化的内存访问模式带来了实实在在的性能收益。